Tóm tắt: Nghiên cứu này trình bày thiết kế hệ phân tích biên độ đa kênh kỹ thuật số (DMCA) dùng mạch tích hợp mảng các phần tử logic lập trình đƣợc (FPGA) cho đầu dò bán dẫn. Phần cứng chính của hệ DMCA bao gồm một vi mạch tích hợp (IC) biến đổi tƣơng tự sang số 16 bit (ADC) với tốc độ lấy mẫu 105 Mcps và FPGA Artix-7. Các thuật toán lọc hình thành xung, xác định đỉnh và hình thành phổ kỹ thuật số đƣợc thiết kế và mô phỏng trên phần mềm MATLAB. Các tài nguyên sử dụng của FPGA đƣợc tối ƣu hóa trong quá trình thiết kế và mô phỏng, dẫn đến giảm chi phí cho phần cứng của DMCA. Tất cả các chức năng đƣợc cấu hình cứng trên FPGA, nên DMCA thực thi trong thời gian thực. Chồng chập xung và ổn định đƣờng cơ bản (baseline) đƣợc xử lý để nâng cao độ phân giải năng lƣợng. Hệ DMCA đã đƣợc đo thử nghiệm với đầu dò bán dẫn của hãng Canberra (model: GC1518) dùng các nguồn chuẩn 137Cs, 60Co và 133Ba. Độ phân giải năng lƣợng của hệ DMCA tại đỉnh 1332 keV của 60Co đạt đƣợc 3,1 keV. Kết quả bƣớc đầu cho thấy hệ DMCA có kích thƣớc nhỏ, chi phí thấp và hoạt động ổn định, đáp ứng tốt cho mục đích nghiên cứu và đào tạo.
Từ khóa: DMCA, FPGA, đầu dò bán dẫn.
